Bu kitap, "Lojik Devre Tasarımı" konusunda boşluğu dolduracak ciddi bir kaynaktır. Üniversitelerin bilgisayar, elektronik, elektrik, kontrol veya endüstri mühendisliği bölümlerinde veya ilgili diğer bölümlerinde verilen "Lojik Devreler", "Modern Mantık ve Lojik Devreler", "Sayısal Sistem Tasarımı" gibi dersler için bir kaynak ve ders kitabı olma özelliğindedir.

Kitap hem öğrenciler hem de tasarım yapan mühendisler için gerekli bilgileri kapsamaktadır. Kitapta, konular ele alınırken hem teori hem de uygalama gözönüne alınmış olup oldukça fazla problem çözümü yapılmış ve örnekler verilmiştir. Ayrıca, her bölüm sonuna çözülmesi için sorular koyulmuştur.

Kitaba, ayrıca "Lojik Devre Laboratuvarı" için yıllardır uygulanmış 10 adet deney yönergesi eklenmiştir. Lojik devreler üzerine deneyler bu yönergeler aracılığıyla yapılabilmektedir.
-------------------
İçindekiler
 

Önsöz

Bölüm 1   Lojik Devre Tasarım Dünyası

Analog İşaret & Sayısal Veri
Kodlama & Kod Tabloları
Kombinezonsal Devre & Ardışıl Devre
Kanonik Model & Algoritmik Model
Tasarım Adımları ve Üretim
Transistör & Kapılar
Saklayıcı & Bellek
Teknoloji: TTL ve CMOS
Tasarım ve Benzetim Ortamları

Maliyet

Kart & ASIC
Kenar & Düzey Tetiklemesi
bit, nipple ve Byte  (birli, dörtlü, sekizli)
Analog Sayısal Dönüşüm (ADC, DAC)
Donanım Tanımlama Dili (HDL)
Sorular
 

Bölüm 2      İşaretler ve Analog/Sayısal Dönüşüm

2.1.  İşaretlerin Sınıflandırılması  
      Sayısal İşaret  
2.2.  Analog/Sayısal Dönüşüm 
      2.2.1.      ADC’nin Mimarisi 
            Örnekleme ve Tutma İşlemleri
            Kuantalama 
            Kodlama
      2.2.2.      DAC’ın Mimarisi
2.3.  Özet
2.4.  Sorular
 

Bölüm 3   Sayı Sistemleri

3.1.  Çeşitli Sayı Sistemleri
      İkili Sayı Sistemi 
      İkili Sayılar Üzerinde Aritmetik İşlemler
      Tümleyen Aritmetiği 38
      Sekizli Sayı Sistemi (Octal)
      Onaltılı Sayı Sistemi (Hexadecimal)
      BCD Sayı
      Sayıların Bilgisayarda Gösterilimi
      Bir Sayının Genel İfadesi 
3.2.  Sayı Sistemleri Arasında Dönüşüm Kuralları
      3.2.1.    n Tabanından 10 Tabanına Dönüşüm
      3.2.2.    10 Tabanından  n  Tabanına Dönüşüm
      3.2.3.    m Tabanından  n Tabanına Dönüşüm
             3.2.3.1.  2 Tabanından 8/16 Tabanına Dönüşüm
3.3.       İşaretli Sayıların Gösterilimi
      3.3.1.      İşaretli Sayılarda  Tümleme Aritmetiği
             3.3.1.1.  Taban’a Göre Tümleme
             3.3.1.2.  (Taban-1)’e Göre Tümleme
      3.3.2.      Çıkarma İşleminin Tümleyen Aritmetiğiyle Yapılması
      3.3.3.      Çıkarmanın (Taban-1)’e Tümleyen Aritmetiğiyle Yapılması
3.4.       Özet
3.5.       Sorular
 

Bölüm 4      Kodlama

4.1.  Kodlamanın Tanımı
4.2.  Sayısal Kodlama
      4.2.1.    İkili Kodlanmış Ondalık (BCD) Gösterim
             BCD Sayılar Üzerinde Aritmetik İşlemler
             BCD Toplama
             BCD Çıkarma
      4.2.2.    Üç Fazlalık Kodu (Excess-3)
             Üç Fazlalık Kodunda Aritmetik İşlemler
      4.2.3.      Aiken Kodu
             Aiken Kodunda Aritmetik İşlemler
      4.2.4.      Bitişik Kodlar ve Gray Kodu
            Hamming Uzaklığı 
             Gray Kodu
4.3.       Hata Sezme ve Onarma
      4.3.1.      Eşlik Biti Ekleme
      4.3.2.      Boyuna Fazlalık Sınaması - LRC
      4.3.3.      Çevrimli Fazlalık Sınaması - CRC
      4.3.4.      Hamming Kodlaması
4.4.  Alfanumerik Kodlar
      ASCII
      Unikod (Unicode)
      Türkçe Karakter Tablosu
4.5.  Özet
4.6.  Sorular
 

Bölüm 5   Lojik Devre Temelleri

5.1.  Lojik İşlemlerin Temeli
      5.1.1.    VE  İşlemi (AND)
      5.1.2.      VEYA İşlemi (OR)
      5.1.3.      TÜMLEME  İşlemi (NOT)
5.2.  Türetilen İşlemler
      5.2.1.      TÜMLEYEN-VE (TVE) İşlemi (NAND)
      5.2.2.      TÜMLEYEN-VEYA  (TVEYA) İşlemi (NOR)
      5.2.3.    YA DA İşlemi  (XOR) 95
      5.2.4.      EŞDEĞERLİK  (TYA DA) İşlemi (XNOR)
5.3.  Temel Lojik İşlemlerinin Kümeler Cebri İle Gösterilişi
      5.3.1.      Küme Kavramı
      5.3.2.      Kümeler Cebrinde Kesişim
      5.3.3.      Kümeler Cebrinde Birleşim
      5.3.4.       Kümeler Cebrinde Tümleme
      5.3.5.       Kümeler Cebrindeki Diğer Kavramlar
5.4.  Boole Cebrinin Aksiyom ve Teoremleri
      5.4.1.       Boole Cebri Aksiyomları
      5.4.2.       Boole Cebri Teoremleri
5.5.  Boole Cebri Fonksiyonları ve Standart Biçimler
      Minimum ve Maksimum Terimler
      5.5.1.      Minimum Terimler Kanonik  Biçimi 
      5.5.2.       Maksimum Terimler  Kanonik  Biçimi
5.6.  Kanonik Biçimler Arasındaki Dönüşüm 
5.7.  Doğruluk Tablosundan Kanonik  Biçimlerin Bulunması
5.8.  Kanonik  Biçimlerin Lojik Kapılarla Gerçeklenmesi 
5.9.  Özet
5.10.  Sorular
 

Bölüm 6   Lojik Fonksiyonların İndirgenmesi

6.1.  Görüşe Dayanarak İndirgeme
6.2.  Karnaugh Diyagramı Yöntemi
            Karnaugh Yönteminde Komşuluk Kavramı
6.3.  Quine-Mc Cluskey Yöntemi
6.4.  Eksik Boole İşlevleri
6.5.  Türetilmiş Kapılarla Temel Lojik Kapıların Yapılması
            TÜMELEME Kapısı
             VE Kapısı
             VEYA Kapısı
6.6.   İndirgenmiş İfadelerin Aynı Tür Kapılarla Gerçekleştirilmesi
            Çarpımlar Toplamı - TVE Tasarımı
            Çarpımlar Toplamı - TVEYA Tasarımı
            Toplamlar Çarpımı - TVE Tasarımı
            Toplamlar Çarpımı - TVEYA Tasarımı
6.7.  Özet
6.8.  Sorular
 

Bölüm 7      Kombinezonsal Devreler

7.1.  Kombinezonsal Devreler
7.2.  Kombinezonsal Devre Elemanları
7.3.  Kombinezonsal Devre Tasarımı
7.4.  Kombinezonsal Tümleşik Devreler
      7.4.1.      Aritmetik Toplama/Çıkarma Devreleri
             Yarı Toplayıcı (Half Adder)
             Tam  Toplayıcı (Full Adder)
             Yarı Çıkarıcı ( Half  Subtractor )
             Tam Çıkarıcı (Full   Subtractor )
            Toplama/Çıkarma Devresi (Adder and Subtractor)
      7.4.2.      Seçiciler  (Multiplexer-MUX)
      7.4.3.      Dağıtıcılar (Demultiplexer-DEMUX)
      7.4.4.       Kod Çözücüler (Decoder)
      7.4.5.      Kodlayıcı (Encoder)
      7.4.6.       ALU Tasarımı  (Arithmetic Logic Unit)
      7.4.7.    7-Parçalı Gösterge (7-Segment Display )
7.5.  Çıkış Bağlantı Şekilleri
7.6.  Özet
7.7.  Sorular
 

Bölüm 8      Maliyet Faktörü ve Karmaşıklık  Hesabı

8.1.  Maliyet Hesabı
8.2.  Karmaşıklık Hesabı
      Zaman Karmaşıklığı/Çalışma Hızı
      Eleman Karmaşıklığı
8.3.  Büyük O Notasyonu ve Karmaşıklık
8.4.  Özet
8.5.  Sorular
 

Bölüm 9      Programlanabilir Kombinezonsal Devreler

9.1.  Programlanabilir Kombinezonsal  Devreler-PLD
9.2.  Programlanabilir Kombinezonsal  Devre Elemanları
      9.2.1.      PROM’un İç Yapısı
      9.2.2.      PAL’in İç Yapısı
      9.2.3.      PLA’nın İç Yapısı
9.3.  Özet
9.4.  Sorular
 

Bölüm 10   Ardışıl Devre Temelleri

10.1.  Ardışıl  Devrelerin Genel Yapısı
      10.1.1.  Mealy ve Moore Makinaları
      10.1.2.    Asenkron & Senkron Ardışıl Devreler
      10.1.3.    Durumlar ve Durum Diyagramları
             Durum Tablosu, Durum Diyagramı
             Sonlu Durum Makinaları
             Durum İndirgeme ve Durum Atama
            Eşdeğerlik Tablosu ile Durum İndirgeme
      10.1.4.    Standart Tasarım Birimleri
      10.1.5.    Kenar ve Düzey Tetikleme
      10.1.6.    Saat İşareti ve Senkron Hücrelerin Zaman Davranışı
            Senkron Ardışıl Devrelerde Zamanlama Parametreleri
            Senkron Hücrenin Zaman Diyagramı
10.2.  Flip-Flop’lar
      Ana-Uydu Flip-Flop
10.3.  Tutucular  (Latches)
10.4.  Ardışıl Lojik Devre Analiz Yöntemi
10.5.  Ardışıl Devre Tasarım Yöntemi
10.6.  Özet
10.7.  Sorular
 

Bölüm 11 Saklayıcı, Sayıcı ve Bellek Elemanları

11.1.  Saklayıcılar
      Ötelemeli Saklayıcı (Shift Register)
      PIPO, PISO, SIPO, SISO ve Üniversal Saklayıcı
11.2.  Sayıcılar
      İkili, Ondalık, Gray-Kod, Halka, Modulo, Ripple
11.3.  Bellekler
      RAM , ROM , PROM , EPROM , E2ROM CAM
11.4.  Programlanabilir Ardışıl Devreler
11.5.  Özet
11.6.  Sorular
 

Bölüm 12   Ardışıl Devre Tasarım Yöntemleri

12.1.  Kanonik Yaklaşım/Tasarım Yöntemi
12.2.  Modüler Yaklaşım/Tasarım Yöntemi 
12.3.  Algoritmik Yaklaşım/Tasarım Yöntemi
12.4.  Özet
12.5.  Sorular
 

Bölüm 13   Benzetim Ortamında Lojik Devre Tasarımı

13.1.  multiSIM Programının Özellikleri 
   multiSIM Kullanıcı Arayüzü   
   multiSIM Tasarım Araç Çubuğu
   multiSIM Kullanıcı Arayüzünü Özelleştirme
   multiSIM Kullanıcı Tercihlerinin Tanımlanması
   multiSIM Benzetim Ortamı Arayüzü
13.2.  Lojik Devrelerin Benzetimi
13.3.  Örnek Çalışmalar
      Lojik Düzey Algılayıcısı
      Lojik Probe
      4-bit BCD Sayıcı ve 7-parçalı gösterge
      4-bitlik İkili Yukarı Sayıcı
13.4.  Lojik Devre Şemasından Baskılı Devreye Geçiş
13.5.  Özet
13.6.  Sorular
 

Ek A   Lojik Devre Katalog Bilgileri

Kombinezonsal Devreler
Tümleşik Kombinezonsal Devreler
Ardışıl Devreler
Bazı Tümdevrelerin Şematik Gösterimleri 
 

Ek B   TTL ve CMOS Tümdevre Özellikleri

TTL Tümdevre Özellikleri
Propagasyon Gecikmesi
CMOS Tümdevreler     
Propagasyon Gecikmesi 
TTL ve CMOS Karşılaştırılması  
 

Ek C   Lojik Devreler Laboratuvar Deney Önerileri 

Deney 1.      Lojik Kapılar ve Fonksiyon İndirgeme
Deney 2.      TTL ve CMOS Özelliklerinin Çıkarılması     
Deney 3.      Kombinezonsal Devre Tasarımı   
Deney 4.      Aritmetik İşlem Devreleri  
Deney 5.      PLD Uygulamaları     
Deney 6.      İşaret Üreteçleri 
Deney 7.   Üç-Durumlu Çıkış ve Ortak Yol Kullanımı 
Deney 8.      Saklayıcı ve Sayıcı Uygulamaları     
Deney 9.      Ardışıl Devre Uygulaması     
Deney 10.      ADC Uygulamaları
 

Kaynakça

Yazarlarımız

Dizin